据报道，Global Source和Gartner的年度研究报告表示:在大陆和台湾有73%的芯片设计者采用180纳米或者小于180纳米的技术设计ASIC，这个比例和2004年相比增长了21%。

　　一份《大陆和台湾的设计趋势及EDA工具》的研究报告称:对于标准的IC设计项目而言，在大陆和台湾有52%的设计者采用180纳米或者更细的工艺进行设计，与2004年相比增长10%。

　　Global Source和Gartner对大陆的378名工程师和台湾的226工程师进行调查，以对大陆和台湾的设计趋势和EDA工具的使用进行对比研究。

　　研究表明:台湾的被调查者中有66%、大陆的被调查者有69%在ASIC研发过程中，采用四次或更少次数的迭代，比2004年分别上升了16%和11%。

　　Gartner公司设计和工程小组的首席分析师Nancy Wu认为:迭代次数的减少表明EDA工具变得越来越复杂、工程师对EDA软件的使用变得越来越熟练。

　　调查发现:家用产品占了大陆和台湾的设计项目的大部分，35%的设计者把家用产品作为工作重心;排在后面的依次是通讯项目(占19%)、工业控制(16%)和计算机/计算机外设(15%)。